命令定義

	JC  arg       
		nbyte 2
		opcode 10000100
		0: MAR <- PC, PC <- inc
		1: MDR <- mem
		2: IR <- MDR
		3&NC: -> 0                  ←条件依存タイミングレジスタ変更
		3: MAR <- PC, PC <- inc
		4: MDR <- mem
		5: PC <- MDR

C=1ならば条件3&NCは偽なので、タイミングレジスタへの0の代入は行われず、タイミングレジスタの次の値は4となる。そして、4以降では分岐先アドレスを実際にメモリから読み出し、PCへ代入することで分岐を行う。すなわち、C=1ならば分岐が行われる。

なお、現在の実行タイミングkにおける'-> (k+1)'、および最後の実行タイミングにおける'-> 0'は省略できる。

メモリの制御

	WR = 1

ALUを用いた演算

• 加算
• 減算
• AND(論理積)
• OR(論理和)
• XOR(排他的論理和)
• シフト
• インクリメント(+1)
• デクリメント(-1)
• ビット反転
• 符号反転
• 無処理

なお、ALUへ入力するデータとALU処理結果は、データのビット数とALU処理内容に依存して取り扱われる。詳細は「マイクロプロセッサELC-1の構成要素」(ALU)を参照のこと。

• 加算
  アキュムレータACまたはWAにレジスタの値を加える。 演算子は'+'である。

  例
  AC <- AC + X 　アキュムレータACにレジスタXの値を加える
  WA <- WA + MDR 　レジスタWAにレジスタMDRの値を加える
  AC <- AC + AC 　アキュムレータACの値を2倍する

  現在の状態フラグC(桁上げ, carry)の値も加える場合は、 演算子として'+c'を用いる。

  例
  AC <- AC +c MDR 　アキュムレータACにレジスタMDRの値と状態フラグCの値を加える

  すなわち、C=0ならばAC+MDR、C=1ならばAC+MDR+1がACに代入される。

• 減算
  アキュムレータACまたはWAからレジスタの値を引く。 演算子は'-'である。
  

  例
  AC <- AC - X 　アキュムレータACからレジスタXの値を引く
  WA <- WA - MDRW 　レジスタWAからレジスタMDRWの値を引く
  AC <- AC - AC 　アキュムレータACの値を0にする

  現在の状態フラグCの値も引く場合は、演算子として'-c'を用いる。 この場合の状態フラグCの意味は桁借り(borrow)となる。
  

  例
  AC <- AC -c MDR 　アキュムレータACからレジスタMDRの値と状態フラグCの値を引く

  すなわち、C=0ならばAC-MDR、C=1ならば AC-MDR-1がACに代入される。

• AND(論理積)
  アキュムレータACまたはWAとレジスタの値の各ビットについて論理積をとった値をアキュムレータACまたはWAに代入する。演算子は'&'である。
  論理積は、以下の真理値表によって与えられる。

  入力1	入力2	出力
  0	0	0
  0	1	0
  1	0	0
  1	1	1

  例
  AC <- AC & B 　アキュムレータACとレジスタBの値の論理積を求める
  WA <- WA & MDR 　レジスタWAとレジスタMDRの値の論理積を求める(この場合、MDRの上位に8ビットの0が補われてから論理積を求める結果、WAの上位8ビットは0になる)

• OR(論理和)
  アキュムレータACまたはWAとレジスタの値の各ビットについて論理和をとった値をアキュムレータACまたはWAに代入する。演算子は'|'である。
  論理和は、以下の真理値表によって与えられる。

  入力1	入力2	出力
  0	0	0
  0	1	1
  1	0	1
  1	1	1

  例
  AC <- AC | X 　アキュムレータACとレジスタXの値の論理和を求める WA <- WA | MDRW 　レジスタWAとレジスタMDRWの値の論理和を求める

• XOR(排他的論理和)
  アキュムレータACまたはWAとレジスタの値の各ビットについて排他的論理和をとった値をアキュムレータACまたはWAに代入する。演算子は'^'である。
  排他的論理和は、以下の真理値表によって与えられる。

  入力1	入力2	出力
  0	0	0
  0	1	1
  1	0	1
  1	1	0

  例
  AC <- AC ^ X 　アキュムレータACとレジスタXの値の排他的論理和を求める
  WA <- WA ^ MDR 　レジスタWAとレジスタMDRの値の排他的論理和を求める (この場合、MDRの上位に8ビットの0が補われてから排他的論理和を求める結果、WAの上位8ビットは変化しない)
  AC <- AC ^ AC 　アキュムレータACの値を0にする

• シフト
  アキュムレータACまたはWAの内容をALUの左入力データとし、右(LSB方向)あるいは左(MSB方向)に1ビットシフトする。 シフトの種類には、論理シフトと算術シフトがあり、状態フラグCの扱い方によってさらに分類される。
  シフトを表す演算子と処理内容は以下の通りである。

  演算子	処理名	処理内容
  <<	論理左シフト	データを左に1ビットシフトする。 シフト後のデータのLSB(Least Significant Bit, 最下位ビット)は、0とする。 シフト前のデータのMSB(Most Significant Bit, 最上位ビット)を状態フラグCに代入する。
  <<c	桁上げつき 論理左シフト	データを左に1ビットシフトする。 シフト後のデータのLSBには、状態フラグCの値を代入する。 シフト前のデータのMSBを状態フラグCに代入する。
  >>	論理右シフト	データを右に1ビットシフトする。 シフト後のデータのMSBは、0とする。 シフト前のデータのLSBを状態フラグCに代入する。
  >>c	桁上げつき 論理右シフト	データを右に1ビットシフトする。 シフト後のデータのMSBには、状態フラグCの値を代入する。 シフト前のデータのLSBを状態フラグCに代入する。
  >>a	算術右シフト	データを右に1ビットシフトする。 シフト後のデータのMSBには、シフト前のデータのMSBの値を代入する。 シフト前のデータのLSBを状態フラグCに代入する。

  シフト処理は、アキュムレータACまたはWAの内容をビットパターンとして左右に1ビットだけずらすと解釈する他に、ACまたはWAの内容が数であると考えれば右シフトは2分の1、左シフトは2倍にする処理であると解釈することもできる。
  算術右シフトは、アキュムレータACまたはWAのMSBの値が変化しない右シフトである。 符号つき数ではMSBを符号ビットとみなし、数が非負の場合はMSBは0、負の場合はMSBは1である。正の数を2分の1にした結果は 正であり、負の数を2分の1にした結果は負であるから、符号ビットの値、すなわちMSBの値は不変とすべきである。よって、MSBの値を保存する算術右シフトによって、ACまたはWAの内容を符号つき数として正しく2分の1にすることができる。

  シフト演算子とシフト処理内容の対応を図3に示す。

  図3. シフト演算子と処理内容

  例
  AC <- AC << 1 　アキュムレータACを論理左シフトする
  WA <- WA >>c 1 　レジスタWAを桁上げつき論理右シフトする
  AC <- AC >>a 1 　アキュムレータACの内容を1/2倍する

  注意 演算子の右の被演算項の1はシフト数が1ビットであることを意味するが、形式的なものである。 ELC-1では2以上の値を指定しても意味はなく、シフトは常に1ビットである。

• インクリメント(+1)
  
• デクリメント(-1)
  インクリメントはアキュムレータACの内容を1だけ増加し、デクリメントはACの内容を1だけ減少する。
  

  例
  AC <- inc 　アキュムレータACの内容を1だけ増加する
  AC <- dec 　アキュムレータACの内容を1だけ減少する

  AC以外のレジスタおよびWAの インクリメント/デクリメントはALUを使わずに行う。そのためフラグも変化しないので注意のこと。

• ビット反転
  アキュムレータACまたはWAの各ビットの1と0を反転する。
  

  例
  AC <- cmp 　アキュムレータACの各ビットを反転する
  WA <- cmp 　レジスタWAの各ビットを反転する

• 符号反転
  アキュムレータACまたはWAの値の正負を反転する。なお、負の数は2の補数表現を用いる。
  

  例
  AC <- neg 　アキュムレータACの値の符号を反転する
  WA <- neg 　レジスタWAの値の符号を反転する

• 無処理
  演算を何も行わずにアキュムレータACまたはWAに値を転送する。 この場合はデータ転送元を1つだけ指定し、演算子は用いない。
  転送先がACの場合は、ALUの左入力がACであるとみなして8ビット処理を行い、 データ転送元が16ビットデータのときはその下位8ビットをACに転送する。
  転送先がWAの場合は、ALUの左入力がWAであるとみなして16ビット処理を行い、 データ転送元が8ビットデータのときはそのデータを下位8ビットとして使用し、上位8ビットは0として WAに転送する。
  

  例
  AC <- MDR 　アキュムレータACにレジスタMDRの値を転送する
  WA <- X 　レジスタWAにレジスタXの値を転送する

ALUを用いた演算と状態フラグの変化

状態フラグのみの設定

AC - MDRでは、もしもMDRの値が10のとき、ACが10以上ならば引き算の結果は正または0なので、状態フラグSは0になる。 さらにACが10よりも大きければ、状態フラグZも0になる。 ACが10未満ならば引き算の結果は負なので、Sは1になる。
よって、ACの値と比較対象(この例ではMDR)との大小関係により、状態フラグは表2のように設定される。表2では、'・'は0または1のいずれかになることを表している。

AC & MDRでは、もしもMDRの値が1のとき、ACのLSB(Least Significant Bit, 最下位ビット)が1ならば論理積は1、LSBが0ならば論理積は0となる。 よってAC & MDRの後で状態フラグZの値が0ならばACのLSBは1、Zの値が1ならばACのLSBは0であることが分かる。
MDRの値を2とすればACの最下位から2ビット目、MDRの値を8とすればACの最下位から4ビット目の検査ができる。 また、MDRの値を6とすればACの最下位から2ビット目と最下位から3ビット目の少なくともいずれかが1である、あるいは両方とも0である、のどちらであるかを検査することができる。

■データ転送のタイミング

例えば、命令フェッチのため実行タイミング0で行うマイクロ操作は

	0: MAR <- PC, PC <- inc

	0: PC <- inc, MAR <- PC

さらに、他のレジスタを使わずにレジスタWAとレジスタXの内容を入れ替えることもできる。これは、以下のように記述すればよい(実行タイミング5において行う場合)。

	5: WA <- X, X <- WA

■命令定義例

LD AC, (arg)
	nbyte 3
	opcode 10010010
	0: MAR <- PC, PC <- inc
	1: MDR <- mem
	2: IR <- MDR
	3: MAR <- PC, PC <- inc
	4: MDR <- mem, MAR <- PC, PC <- inc
	5: MDRH <- MDR, MDR <- mem
	6: MAR <- MDRW
	7: MDR <- mem
	8: AC <- MDR

現在のPCの値が125(10進数)であり、メモリの内容が図4(a)のようになっているとき、命令定義にしたがってプロセッサが動作するときのレジスタの値の変化の様子を図4(b)に示す。

図4. 命令実行の様子. (a)メモリ内容, (b)命令実行中のレジスタ値

	クロック PC MAR MDRH MDR MDRW IR AC 0 125 1 126 125 2 146 3 146 4 127 126 5 128 127 $01 $XX01 6 $01 $B7 $01B7 7 439 8 115 0(次命令) 115
(a)	(b)

オペランドはメモリアドレス126, 127に格納されており、命令実行クロック4で最初の1バイト(8ビット), 命令実行クロック5で次の1バイト(8ビット)を順に読み出す。この命令では、オペランドは16ビットのメモリアドレスとして利用するので、これら2バイトを連結して16ビットのオペランドデータ(メモリアドレス)とする必要がある。

2つのバイトデータを連結して16ビットデータとするにはMDRWを利用する。すなわち、オペランドの最初の1バイト(8ビット)をMDRHに転送し、オペランドの次の1バイト(8ビット)がMDRに入った時点でMDRWが16ビットのオペランドとなる。
上の例ではオペランドの2つのバイトデータの値は$01, $B7(いずれも16進数)であり、これらを連結した16ビットの値は$01B7(16進数)となる。$01がMDRHに、$B7がMDRに入ったときMDRWが16ビットの$01B7となる。

MDRWの16ビット値をMARに転送してメモリアドレスとして使用してメモリからデータを読み出し、最後にACに転送する。