埼玉大学大学院理工学研究科数理電子情報専攻電気電子物理工学プログラム
埼玉大学工学部電気電子物理工学科
伊藤研究室
CAD・VHDL・HSPICE入門
初期設定
CADツール利用のためのPC設定方法
(またはこちら)CADツール利用のためのPC設定方法
CADツール利用のためのUNIX設定方法
レイアウト系
Cadenceツールにおけるライブラリ作成方法(TSMC 0.18μm版)(★内部限定)
レイアウト編集(★内部限定)
CMOS論理ゲートのレイアウト(PDF)(★内部限定)
デザインルールチェックDRC(★内部限定)
セルレイアウトからSpiceシミュレーションへ(★内部限定)
SchematicからSpiceネットリスト生成(★内部限定)
HSPICEの使い方(★内部限定)
旧版
Cadenceツールにおけるライブラリ作成方法(★内部限定)
Cadenceツールにおけるライブラリ作成方法(TSMC 0.18μm版)(★内部限定)
HSPICEの使い方(★内部限定)
HSPICEの使い方(TSMC 0.18μm版)(★内部限定)
VHDL
VHDL初歩の初歩(DVE編)
VHDL回路合成(★内部限定)
VHDL機能シミュレーション(ModelSim 編)
Altera社FPGA向け回路合成(Quartus II 編)
電力評価
回路合成・スタンダードセル配置配線による消費電力評価IC Compiler版(★内部限定)
旧版
VHDL初歩の初歩
回路合成・スタンダードセル配置配線による消費電力評価(★内部限定)